无线电电子与电气工程百科全书 来自内部的逻辑元素。 无线电电子电气工程百科全书 数字微电路设计用于处理、转换和存储数字信息。 它们是系列发行的。 在每个系列中,都有按功能组合的设备组:逻辑元件、触发器、计数器、算术设备元件(执行各种数学运算)等。 该系列的功能组成越广泛,基于该系列微电路制成的数字设备的功能就越大。 每个系列所包含的微电路具有单一的设计和工艺设计、单一的供电电压、相同电平的逻辑0和逻辑1信号,这一切使得同系列的微电路兼容。 每一系列数字微电路的基础是基本逻辑元件。 通常,基本逻辑元件执行 AND-NOT 或 OR-NOT 运算,并根据构造原理分为以下主要类型: 二极管-晶体管逻辑 (DTL) 的元件。 电阻晶体管逻辑 (RTL)、晶体管-晶体管逻辑 (TTL)、射极耦合晶体管逻辑 (ESTL)、所谓互补 MIS 结构 (CMDP) 上的微电路。 数字微电路的 KMDP 元件使用成对的 MIS 晶体管(具有金属-电介质-半导体结构)——具有 p 型和 n 型通道。 其他类型的基本元件是在双极晶体管上制作的。 在业余无线电实践中,TTL和KMDP系列微电路应用最为广泛。 On(图 1)显示了基本逻辑元件 AND-NOT TTL 的图。 在该元件的输入端,多发射极晶体管VT1导通。 如果向其所有发射极施加高电压,则晶体管的发射极结将闭合。 同时,当前流经电阻器R1和晶体管VT1的集电极结将使晶体管VT2打开。 电阻器 R3 上的电压降将足以打开晶体管 VT5。 晶体管VT2的集电极电压使得晶体管VT3闭合,晶体管VT4相应地闭合。 结果,对应于逻辑0的低电平电压将出现在元件的输出端。 然而,如果低电平电压被施加到该元件的至少一个输入端,则晶体管VT1的发射极结将打开,并且晶体管VT2和VT5将闭合。 VTZ晶体管将因流经电阻R2的电流而打开并进入饱和模式。 相应地,VT4晶体管将打开,并且该元件的输出将出现对应于逻辑1的高电平电压,因此,所考虑的元件执行NAND功能。 TTL系列微电路的组成还包括输出级不带集电极负载的AND-NOT逻辑元件。 这就是所谓的集电极开路 NAND 元件。 它被设计为在外部负载上运行,可用作电磁继电器、指示装置等,在两个或多个输出连接到一根物理线路的情况下,开集电极电路也可用于数据总线中(图1) )。
回想一下,CMDS 结构是一个理想的电压开关。 这种开关包含两个具有 p 型和 n 型沟道的 MIS 晶体管。 当向开关的输入端施加高电平电压时,n 沟道晶体管打开而 p 沟道晶体管关闭。 图 2 显示了 KMDP 微电路的 AND-NOT (a) 和 OR-NOT (b) 的基本元件图。 只有当高电平电压(逻辑 0)同时施加到所有输入 X1-X1 时,低电平电压(逻辑 1)才会出现在 AND-NOT 元件的输出端。 如果至少一个输入端(例如 X6)的电压低,则 n 沟道晶体管 VT1 将关闭,而 p 沟道晶体管 VTXNUMX 将打开,通过该沟道,该元件的输出为连接到电源。 因此,输出将具有对应于逻辑1的高电平电压。为了在CMOS结构上实现基本的或非逻辑元件,应交换图2b中包含串联和并联连接的晶体管的电路部分。 TTL 微电路设计用于 5 V ± 10% 的电源电压。 大多数基于 CMOS 结构的微电路在 3-15 V 的电源电压下稳定运行,有些在 9 V ± 10% 的电压下运行。 逻辑电平 0 和 1 应尽可能不同。 有阈值逻辑1 U1thor——微电路输入端的最小高电平电压,此时输出电压从逻辑0电平变为逻辑1电平,还有逻辑0阈值电压U0thor——微电路输入端的最高低电平电压,此时输出电压从逻辑1电平变为逻辑0电平。 在详细考虑最常见的一系列微电路和基于它们的数字设备之前,让我们先了解一下逻辑元件的主要参数。 其中包括电源电压、逻辑 0 和逻辑 1 电压电平、负载能力、抗噪性和速度、功耗。 对于U1por系列的TTL微电路= 2,4 V; U0por≥0,4V。TTL微电路输出的低电平和高电平电压U1out>=2,4V,U1out<=0,4V。 对于基于CMOS结构U1por>0,7*Upit、U0por>0,3*Upit的微电路,输出电压U0out和U1out分别从零和电源电压的偏差的相同时间仅达到几十毫伏。 一个元件在没有额外匹配设备的情况下对其他元件的一定数量的输入进行工作的能力由负载能力来表征。 负载能力越高,实现数字设备时可能需要的元件就越少。 然而,随着负载能力的增加,微电路的其他参数会恶化:速度和抗噪能力下降,功耗增加。 在这方面,作为各种系列微电路的一部分,存在负载能力比主要元件大几倍的所谓缓冲元件。 定量地,负载能力是通过可以同时连接到微电路输出的单位负载的数量来估计的。 反过来,单个负载是该系列主要逻辑元件的输入。 TTL k155系列的大多数逻辑元件的输出分支因子为10,k561 KMDP系列微电路的输出分支因子高达100。基本逻辑元件的抗噪性在静态和动态模式下进行评估。 在这种情况下,静态噪声抗扰度由施加到元件输入端的电压电平(相对于逻辑0和1的电平)决定,在逻辑0,4和30电平时,电路输出端的状态不会改变。 对于TTL元件,静态噪声抗扰度至少为XNUMXV,对于KMDP系列微电路,至少为电源电压的XNUMX%。 动态抗噪性取决于噪声信号的形状和幅度,以及逻辑元件的开关速度及其静态抗噪性。 基本元件的动态参数首先通过它们的速度进行评估。 定量地,性能可以通过限制工作频率来表征,即在这些基本元件上执行的触发器的最大开关频率。 k155系列TTL芯片的极限工作频率为10 MHz。 CMDP 结构上的 k176 和 k561 系列微电路只有 1 MHz。 性能的定义方式与平均信号传播延迟时间相同。
tsp.r.av.=0,5(t1,0zd.r+t0,1zd.r),其中t1,0zd.r和t0,1zd.r - 打开和关闭时的信号传播延迟时间图3。 平均信号传播延迟时间是微电路的一个更通用的参数,因为知道它。 通过对所有串联微电路的 tzd.r.sr 求和,可以计算任何复杂逻辑电路的速度。 对于 K155 系列微电路,tsp.r.sr 约为 20 ns,对于 K176 系列微电路 - 200 ns。 微电路在静态模式下消耗的功率在输出端的逻辑零 (P0) 和逻辑一 (P1) 电平上是不同的。 就此而言,测量平均功耗Рav=(Р0+Р1)/2。 K 155系列基本元件的静态平均功耗为几十毫瓦,而K176和K561系列元件的静态平均功耗要低千倍以上。 因此,如果需要构建低电流消耗的数字器件,建议使用基于CMOS结构的微电路。 然而,应该记住,当在动态模式下运行时,逻辑元件消耗的功率会增加。 因此,除了 Рср 之外,还设置了在最大开关频率下测量的功率 Рdyn。 必须牢记。 随着速度的增加,微电路消耗的功率增加 作者:-=GiG=-,gig@sibmail; 出版:cxem.net 查看其他文章 部分 业余无线电爱好者. 读和写 有帮助 对这篇文章的评论. 科技、新电子最新动态: 花园疏花机
02.05.2024 先进的红外显微镜
02.05.2024 昆虫空气捕捉器
01.05.2024
其他有趣的新闻: ▪ 水可以有几种液态 ▪ 量子纠缠的原子钟
免费技术图书馆的有趣材料: 本页所有语言 www.diagram.com.ua |