众所周知,当改变逻辑状态时,大多数数字设备会在时钟信号边沿之后立即经历大电流浪涌(图 1)。
例如,以 100 MHz 运行并平均消耗约 4 A 电流的电路在时钟序列的前几纳秒内实际上可能需要 20 A 电流。 (改变逻辑状态时出现大电流的原因在 B. Carter 的文章“印刷电路板布局技术”中讨论,elart.narod.ru/articles/article11/article11.htm - 译者注。)
|
显然,用 20 安培电源为该电路供电将增加产品的尺寸和成本。 不太明显的是,键合线、PCB 走线和元件引线中的杂散串联电感会使高功率电源无法快速响应电流的瞬时变化。 另一方面,电源负载能力不足会导致电源和接地总线上的电压降不稳定。 这种现象通常表现为高频噪声。 |
使用去耦电容器可以使用低阻抗(即射频电流的低电感)电流路径在消费者之间分配工作电流。 实际上,这意味着去耦电容器直接服务于数字组件,同时电源对其进行充电。 创建可行且成功的去耦电路的关键是正确选择所使用的电容器及其连接电路的正确接线。
使用电容器作为去耦元件需要了解其操作的基础知识。 图 2a 显示了一个理想电容器 - 具有累积和存储电荷以及释放电荷的能力。 图 3 显示了理想电容器的阻抗与频率的关系 - 阻抗值随着频率的增加而单调下降。 由于数字系统中的大部分噪声是高频噪声 (>50 MHz),因此降低高频阻抗非常适合电源去耦。
不幸的是,真实电容器的行为并不那么简单。 其模型如图2b所示。 真实电容器的物理结构包括等效串联电阻(ESR)和等效串联电感(ESL)。 此外,真正的电容器具有漏电阻。 这些寄生效应的总和导致阻抗的频率依赖性性质发生变化(图 3)。
阻抗关系的最低点称为自谐振频率。 设计人员经常尝试选择自然谐振频率接近系统工作频率的电容器。 然而,实际电容器的参数使得这种选择在时钟频率超过 100 MHz 时不切实际。 需要记住的一条重要规则: 旁路电容器可以在低于其自身谐振频率的频率下使用,只要它们在这些频率下的阻抗保持足够低.
|
电容器等效串联电阻上的电压降与流过电容器的电流成正比。 由于保持稳定的电源电压很重要,因此最好在去耦电路中使用低 ESR(即小于 200 mOhm)的电容器。 等效串联电感决定了电容器对电流变化的响应速度——ESL值较低的电容器对电流变化的响应速度会更快,这对于高频去耦电路非常重要。 尽管 ESR 作为一个参数被更广泛地描述和研究,但 ESL 可能更重要。 表 1 中列出的所有表面贴装电容器都具有相当低的 ESL 值。
|
|
|
0402 |
0,54 |
1,90 |
0603 |
0,54 |
1,95 |
0805 |
0,70 |
1,94 |
1206 |
1,37 |
2,26 |
1210 |
0,61 |
1,55 |
1812 |
0,91 |
2,25 |
带径向引线 |
6,0 |
15,0 |
带轴向引线 |
12,0 |
20,0 |
采用 I 型材料作为电介质的电容器不会随着时间和温度的变化而降低其特性,但介电常数值较低,使其用作去耦元件的效果不佳。 采用 II 型材料的电容器(即 X7R)是更好的选择,因为它具有良好的长期稳定性(10 年损耗 10%)、温度特性和高介电常数。 III型材料具有最高的介电常数和较差的温度性能(在极端温度下工作时损耗50%至75%)和较差的长期稳定性(20年内损耗10%)。 在流行的电介质中,多层陶瓷和合成材料具有较小的等效串联电感和电阻。 陶瓷电容器更容易获得。 钽电容常被用作一般低频去耦器,但它们不适合局部去耦。
表 1 显示了各种类型电容器外壳的典型 ESL 值。 尺寸是等效串联电感的决定因素 - 通常,对于相同的电容值,较小的电容器将具有较低的 ESL 值。 ESL值高的电容器不适合用作去耦元件。
一般来说,正确的策略是寻找具有最大电容和最小外形尺寸的电容器(这仅从ESL的角度来看是正确的,但从电容器的另一个重要参数——介电常数的角度来看并不总是正确的吸收——译者注)。 但是,做出此选择时需要小心。 电容器本体的高度对ESL有相当显着的影响。 对于表 1 中重叠的 ESL 范围,可以选择 PCB 占位面积较小的封装。 然而,ESL的价值可能很大。 因此,在选择电容器类型时,有必要以制造商的参数为指导,以确定最佳的折衷方案。
|
在对元件和电路进行布线时,良好去耦的主要障碍是电感。 通过非常粗略的近似,我们可以假设 FR-50 材料上特性阻抗为 4 欧姆的路径每 9 毫米长度的电感约为 0,025 pH。 单个通孔的电感约为 500 pH,取决于几何配置。
电感与长度成正比,因此最小化元件端子和去耦电容器之间的导体长度非常重要。 电感与走线宽度成反比,因此宽导体优于窄导体。
|
请记住,当前路径始终是一个循环,并且必须最小化该循环。 减小元件电源引线和电容器引线之间的距离可能不会减小总电感。 如何正确放置电容器? 靠近组件的电源引脚? 或者更接近地球的输出? 或者介于这些结论之间? 一些消息来源建议将电容器放置在距离电源或接地最远的端子附近。 |
良好的布线对于去耦电路的高效运行极其重要。 从表1可以看出,有效串联电感值小于1nH的电容器是相当实惠的。 只需添加 2 nH 即可使电容器的 ESL 值增加三倍。 图 4 显示了当向 2 nF 电容器的自感 (0,8 nH) 添加 4,7 nH 导体电感时,自谐振频率的变化和积分电抗的增加。
图 5 显示了放置和连接去耦电容器的几种方法。 为简单起见,图中仅显示有源组件的电容器端子和电源端子。 电容器端子和组件电源公共端之间的连接也必须给予相当多的关注。
图 5A 显示了最常见的接线配置。 组件的电源引脚通过过孔由短路导体连接至内层的电源总线。 去耦电容器位于电路板的另一侧,连接到同一个过孔。 尽管这种方法通常是由易于布线驱动的,但它允许去耦电路高效运行并节省布线空间。 两个单孔将为去耦电路增加约 1 nH 的寄生电感。
如果电容器距离元件引线 50 密耳(1,27 毫米),则增加的电感最多约为 0,9 nH。 通过将电容器放置在远离有源元件的地方,导体将更长,寄生电感将更大。
|
选项 B 代表了显着的改进 选项A 去耦电容和有源元件放置在 PCB 的一侧。 电容器连接在过孔的寄生电感之后。 对于足够短的导体,去耦电路会引入额外的小于 1 nH 的寄生电感。
选项 D 是选项A的发展——为了减少自感和增加分布电容,导体做得更宽,这也改善了去耦电路的特性。
选项 E - 修改选项 B,具有更宽的导体和更好的特性。
乍一看,选项C似乎完全不适合连接去耦电路,因为没有导体直接将有源元件连接到去耦电容器; 事实上,它们都通过孔连接到位于内层的电源和接地多边形。 如果有四个孔,则去耦电路中将添加至少 2 nH 的寄生电感。 然而,如果长度不是很长,非常宽的电源和接地导体几乎不会增加电感。 当去耦电容器无法放置得足够靠近有源组件时,此接线选项适用。
变体 F - 通过添加额外的平行孔来改进选项 C。 这种添加可以将通孔的寄生电感降低两倍,提高电路性能,并且应在空间允许的情况下使用。 |
由于并联连接时电容会增加,并且由此产生的电感会减小,因此与使用一个大电容器相比,并联两个具有相同电容值的小电容器可以带来定性的增益。 最终结果将是相同的去耦电容和较小的寄生等效串联电感。
在实践中,通常避免使用具有不同电容值的电容器来创建局部去耦。 具有不同电容的复合电容器具有阻抗的频率依赖性,该阻抗是各个电容器的阻抗的频率依赖性之和。 图 6 显示了一个示例。
47 nF 电容用于隔离低频,150 pF 电容用于隔离高频。 乍一看,人们可能会认为并联这些电容器会改善阻抗特性。
|
不幸的是,事实并非如此。 这种连接可能会在电容器的自然谐振频率之间的频率处引起严重问题。 图 7 显示,两个电容器的组合在整体频率响应中产生了反谐振峰值(因此电阻增加)。
通过考虑图 8 所示的等效电路,可以轻松识别此问题的根源。连接电容器寄生组件的结果是经典的谐振电路。
然而,作为去耦元件的复合电容器在精密电路中的应用相当广泛。 在这种情况下,必须非常小心地选择电容器,模拟包含所有寄生元件的电路。
|