来自 XILINX 的现代 FPGA：VIRTEX 系列。 参考数据

无线电电子与电气工程百科全书 / 微电路的应用

 文章评论

2014 年，美国公司 Xilinx 庆祝成立 30 周年。 早在 1984 年，该公司就提出了一种新型逻辑电路——用户可重新编程的基本矩阵晶体（Field Programmable Gate Array，或 FPGA）。 IC 为电子设计师提供了标准基本矩阵晶体的优势，同时允许在工作现场对 IC 进行设计、配置、调试、错误修复和重新配置。 结果，设备的灵活性得到了提高，成品的上市时间大大缩短。 迄今为止，Xilinx 取得了哪些成就？

介绍

今天，Xilinx 发布了几个系列的 FPGA。 它们分为 FPGA - 用户可重新编程的基本矩阵晶体 - 和 CPLD（复杂可编程逻辑器件） - 复杂的可编程逻辑器件。 在每个系列中 - 从一个到多个系列，依次包含容量、速度和封装类型不同的微电路（见图）。 Xilinx FPGA 的主要特性（截至 2004 年初）：

• 大量资源：每个芯片超过 10 万个系统门；
• 高性能：系统频率超过400 MHz；
• 有前途的制造技术：拓扑标准高达90 nm，九层金属化，包括铜；
• 具有许多系统特性的高度灵活的架构：内部分布式和块 RAM、快速传输逻辑、第三态内部缓冲区等；
• 通过JTAG 进行初始化和验证的可能性；
• 直接在系统中编程的可能性；
• 广泛的产品：从用于实施大规模逻辑项目的廉价且相对简单的微电路到用于创建高速数字信号处理工具、新型处理器、计算设备等的建模和原型设计的非常复杂的微电路；
• 设计周期短，编译时间短；
• 廉价的设计工具（包括免费的）。

Xilinx 生产基于三种存储器的 FPGA：

• SRAM（FPGA 类型）。 在这种情况下，电路配置存储在内部“影子”RAM中，并且从外部存储器阵列执行初始化。 配置序列（比特流）可以直接加载到系统中的FPGA中，并且可以无限次地重新加载。 当施加电源电压或由特殊信号强制时，FPGA 的初始化会从外部启动 ROM 自动执行。 初始化过程需要20-200 ms，在此期间FPGA引脚处于高阻状态（上拉至逻辑单元）。 此类FPGA包括Virtex、Spartan系列微电路；
• 闪存。 配置存储在内部非易失性闪存中，并且可以随时通过 JTAG 端口直接从 PC 进行覆盖，无需编程器。 通过JTAG，还提供了电路的内部测试。 该技术用于XC9500系列的CPLD；
• EEPROM。 在此类 FPGA 中，配置存储在内部非易失性 EEPROM 中，并且可以随时从 PC 直接覆盖。 CoolRunner 系列的 CPLD 就是使用这种技术制造的。

在调试阶段，可以使用三种类型的电缆从计算机下载配置：MultiPRO Desktop Tool、Parallel Cable IV 和 MultiLinx Cable。 所有电缆均支持 CPLD 芯片编程，无 JTAG 端口。 选择电缆时，有必要考虑它们的特性，如下所示：

MultiPRO 桌面工具 连接到 PC 并行端口，支持所有 Xilinx FPGA 的在系统编程/配置，以及 CoolRunner-ll 系列 FPGA 和 XC18V00 和 PlatformFlash 系列 PROM 的离线编程。 同时，编程器本身和下载电缆都在一套中，可以降低一套调试和编程工具的成本；

并行电缆 IV 连接PC并口，支持FPGA引导和CPLD编程，通过JTAG口进行配置回读。 电源电压由外部 5V 电源提供。 电缆的交付包括一个适配器，旨在从计算机的 PS / 2 端口为电缆提供电压；

MultiLinx 电缆 连接到 PC 或工作站的 RS-232 端口，以及 PC 的 USB 端口。 电源电压（5；3,3；2,5 V）由电路板提供。

米。 1.赛灵思FPGA

Xilinx 提供了一整套软件，允许您基于已发布的 FPGA 实施项目。 该软件包括原理图和文本输入、VHDL/Verilog 综合、功能仿真、晶体跟踪器、跟踪后仿真等。 此外，Xilinx 还开发了专用模块，即所谓的逻辑核心，在设计基于 FPGA 的设备时可以将其用作库元素。

现代XILINX微电路的简要分类

迄今为止，以下赛灵思 FPGA 最有前途：

• FPGA 系列 Virtex；
• Spartan 系列FPGA，但Spartan（电源电压5 V）和Spartan-XL（3,3 V）系列芯片除外；
• CPLD XC9500 系列；
• CoolRunner-ll 系列CPLD。

不建议使用目前在新开发中生产的其他赛灵思 FPGA 系列。 因此，我们不会考虑它们。

VIRTEX系列

FPGA 系列包括四个系列：Virtex、Virtex-E、Virtex-ll 和 Virtex-ll Pro。 Virtex 系列于 1998 年底发布，扩展了传统 FPGA 类型的 FPGA，具有一组强大的功能，可解决高性能系统设计挑战。 FPGA 系列具有灵活的架构，由可配置逻辑块（可配置逻辑块 - CLB）矩阵组成，并被可编程 I/O 块（输入-输出块 - SE）包围。 用于高速算术的专用过载逻辑、专用乘法器支持、用于高输入功能的级联链、具有同步/异步复位和设置的多个时钟启用寄存器/锁存器、内部三态总线平衡速度和逻辑封装密度。

该系列微电路的存储元件的分层系统包括： 基于四输入查找表（4-LUT - Look-Up Table）的分布式存储器，配置为 16 位 RAM 或 16 位移位寄存器； 内置块存储器（每个块都配置为同步双端口 RAM）和与外部存储器模块的接口。 该系列的 FPGA 支持大多数 I/O 标准（SelectIO™ 技术），后续系列的 FPGA 支持差分信号传输标准 - LVDS（低压差分信号）、BLVDS（总线 LVDS）、LVPECL（低压正发射极）耦合逻辑）。 提供高速内置时序控制电路。 使用在 PC 或工作站上运行的 ISE（集成软件环境）软件包进行设计：ISE BaseX、ISE Foundation、ISE Alliance。 Virtex 系列芯片采用 0,22-0,15 微米的拓扑规范和多层金属化生产。 该系列的所有微电路均经过 100% 工厂测试。

让我们仔细看看 Virtex 系列中包含的主要微电路系列。

Virtex 家族 ——继 1984 年第一款此类 FPGA 发布后的第四代 FPGA 芯片。 第一次，该系列的 FPGA 微电路不仅可以实现普通的逻辑功能，还可以实现仍然由单独的专用产品执行的操作。 随着 Virtex 系列的出现，FPGA 已经从互连逻辑电路的类别转变为作为数字系统中心的可编程器件类别。

Virtex 系列 FPGA 的主要特点是：高性能（高达 200 MHz）、大逻辑容量（50-1 万系统门）、内核电源电压 2,5 V、兼容 66 MHz PCI 总线、支持Compact PCI 的“热插拔”功能（表 1）。 该系列芯片支持 LVTTL、LVCMOS16、PCI2、PCI33、GTL/GTL+、SSTL、HSTL、AGP、CTT 等 66 种高性能 I/O 标准，并可直接连接 KZBTRAM 设备。 内置时钟控制电路包括四个内置 DLL-Delay-Locked Loop 模块和四个具有低边沿时间的广域时钟分配网络以及 24 个本地时钟网络。 每个板载内存块都配置为同步双端口 4Kb RAM（最大总容量 128Kb）。

表 1. Virtex 系列微电路参数

该系列的微电路是根据具有五层金属化的 0,22 微米 CMOS 技术制造的。

Virtex-E 系列已于 1999 年 320 月发布，其特性和性能可与专用 ASIC 相媲美。 该系列的 FPGA 芯片专为数据交换和数字信号处理系统而设计。 与第一类微电路相比，它们具有更高的性能（系统频率高达 2 MHz）和更大的逻辑容量（超过 2 万个系统门，表 32）。 与之前的系列一样，SelectIO™ 技术支持多种 I/O 标准，包括首次支持差分传输标准 - LVDS、BLVDS、LVPECL。 该系列的芯片支持 64/33 位、66/1,8-MHz PCI。 内核电源电压为 8,75 V。分层三级存储器系统的结构与上一个系列相同。 但是块内存的最大容量增加了 1120 倍——高达 200 kbit。 还有与外部高性能 RAM 的快速接口，例如 200MHz ZBTSRAM 和 XNUMXMbps DDR SDRAM。
Virtex-E 系列芯片的出现是由于从具有五层金属化的 0,22 µm CMOS 技术向 0,18 µm 工艺和六层金属化的过渡。

因此，在该系列的微电路中，与 Virtex 相比，增加了以下内容：

• 等效逻辑容量（三倍）；
• 支持的I/O 标准数量（从17 到20）；
• 用户输入输出触点的最大数量（1,5倍，从512个增加到804个）；
• I/O 单元的性能（1,5 倍 - 从 200 到 320 MHz）；
• 内置延迟调整模块的数量 - DLL 模块（两次 - 从四个到八个）；
• 用户I/O 块的数量（最多560 个）。

表 2. Virtex-E 系列芯片参数

许多高性能网络和成像系统需要大量 RAM。 作为回应，Xilinx 于 2000 年初发布了 Virtex-E 系列的更大内存版本，即 Virtex-EM（XCV504E 和 XCV812E）。

表 3. Virtex-EM 系列增加块内存容量的芯片参数

这些微电路是构建传输速率为 160 Gbit/s 的交换系统的高效可靠平台（表 3）。 高吞吐量是通过将两端口块存储器的大小增加到 1 Mbit 并在采用铜技术制成的六层金属化中使用两层（上层和时钟信号分配）来实现的。

Virtex II 系列 实现了 FPGA 平台形成的新思想，使 FPGA 成为数字设备的主要组成部分。 在 Virtex-ll 系列的一个芯片上，您可以创建一个逻辑容量高达 8 万个系统门的复杂数字系统。 同时，与定制的具有相同功能的集成电路相比，开发时间大大缩短。 Virtex-ll 系列包括 11 个逻辑容量不同的微电路（表 4）。

表 4. Virtex-ll 系列 FPGA 主要参数

该系列适用于设计各类低集成度和高​​集成度的高性能系统，例如数据通信设备和数字信号处理设备。 Virtex-ll 系列芯片使用 PCI、LVDS 和 DDR 接口在电信、网络系统、无线通信、数字信号处理领域实施完整的解决方案。 此类解决方案的一个示例是 PowerPC 405 和 MicroBlaze 处理器的实施。 用于生产拓扑规范为 0,12-0,15 微米和八层金属化微电路的 CMOS 技术可以实现高速和低功耗的项目。

Virtex-ll系列微电路的逻辑容量为40-8万个片上系统门，内部时钟频率超过400 MHz，每个输入输出引脚的数据交换率超过840 Mbps。 分布式内存量达到 1,5 Mbit，内置内存，在每个容量为 18 kbit 的双端口 RAM 块上实现，为 3 Mbit。 提供到外部存储器模块的接口，例如 DDR-SDRAM、QDR™-SRAM 和 Sigma RAM。

该系列微电路包含 18x18 位乘法器块、多达 93184 个具有时钟启用和同步/异步复位和设置的寄存器/锁存器，以及 93184 个函数发生器 (4-LUT)。 时序控制由多达 12 个时序控制模块 (DCM) 和 16 个全局时钟多路复用器提供。 提供时钟边沿微调、倍频、分频、高分辨率相移和 EMI 保护。

使用的有源互连技术使得获得第四代分段路由结构成为可能，该结构具有可预测的延迟，不依赖于输出扇出因子。

多达 1108 个用户可编程 I/O 模块、19 个单极和 840 个差分 I/O 标准支持大多数数字信号标准。 内置双倍数据速率输入和输出寄存器提供 2 Mbps 的 LVDS 信号。 可编程电流容量 - 每个输出 24-XNUMX mA。

每个 I/O 模块的阻抗都是可编程的。 Virtex-ll 芯片与 PCI-133/66/33 MHz 总线兼容。 有五种配置加载模式。 配置序列的加密根据 TRIPLE DES 标准进行，配置支持 - 根据 IEEE 1532 标准。部分重新配置是可能的。 晶体内核的电源电压为 1,5 V，输入输出单元 - 1,5-3,3 V，取决于编程的信号标准。

芯片采用 CMOS 技术制造，设计标准为 0,15 µm（高速晶体管的沟道长度为 0,12 µm）和八个金属化层。

Virtex-ll Pro 系列 旨在创建基于智能 IP 内核和自定义参数化模块的系统。 该系列的微电路经过优化，可在电信、无线通信、网络、视频和数字信号处理领域实施完整的解决方案。 该芯片架构首次采用 RocketIO 多位收发器和 PowerPC 处理器内核。 它们采用 CMOS 技术制造，拓扑规范为 0,13 微米，采用九层铜金属化，与之前系列的芯片相比，可以减小晶体尺寸和功耗。

表 5. Virtex-ll Pro 系列 FPGA 主要参数

Virtex-ll 和 Virtex-ll Pro 矩阵的架构是相同的。 大多数技术特征也一致（表 5）。 两个家族的芯片区别如下：

• 外设电源电压下限值：Virtex-ll 系列为 2,5 V 与 3,3 V；
• Virtex-ll Pro 的更高性能；
• 尽管Virtex-ll 系列芯片上的设计可以转移到Virtex-ll Pro 芯片上，但引脚排列和配置顺序不同；

Virtex-ll Pro 系列是第一个具有内置 RocketIO 收发器和 PPC405 处理器内核的 FPGA 系列。

RocketIO 是一款全双工串行收发器 (SERDES)，支持 2 到 24 个通道的连接，带宽从 622 Mbps 到 3,125 Gbps。 双向数据传输速率-120 GB/s。 在每个通道中，内部反馈回路是可能的。 该收发器具有内置时钟生成和恢复 (CDR)、通过字符插入/删除实现频率均衡、可编程逗号分隔、8 位、16 位或 32 位内部接口、8 位/10 位编码器、和解码器。 RocketIO 与光纤通道、千兆以太网、10 Gb 附件单元接口 (XAUI) 传输协议和宽带收发器兼容。 用户可配置的内部接收器/发射器终端为 50/75 欧姆。 提供五级输出差分电压，四级预加重可选。 收发器电源电压 2,5 V。

PowerPC 处理器单元是一个时钟频率高达 400 MHz 的嵌入式内核，具有哈佛架构、五级流水线数据传输路径和硬件乘法/除法。 该块还包含 32 个 16 位通用寄存器、关联双向指令和数据高速缓存，每个容量为 64 Kb、一个内存管理块、1 输入转换后备缓冲器 (TLB)、一个板载特殊内存接口。 页面大小可以从 16K 到 0,9 Mbps 不等。 有一个内置定时器。 处理器单元支持 IBM CoreConnect 总线架构、调试和跟踪操作。 其功耗低：XNUMX mW/MHz。

Virtex 系列 FPGA 基于先进的工业技术，具有高性能和成本效益，是全球开发人员使用的主要可编程逻辑电路类型之一。 自 2002 年 100 月发布以来，Xilinx 已经出货了超过 XNUMX 个基于 Virtex-ll Pro FPGA 芯片的 PowerPC 内核。

作者：M. Kuzelin； 出版：cxem.net

查看其他文章 部分 微电路的应用.

读和写 有帮助 对这篇文章的评论.

<< 返回

科技、新电子最新动态：

交通噪音会延迟雏鸡的生长 06.05.2024

现代城市中我们周围的声音变得越来越刺耳。然而，很少有人思考这种噪音如何影响动物世界，尤其是像尚未从蛋中孵出的小鸡这样娇嫩的动物。最近的研究揭示了这个问题，表明它们的发展和生存会产生严重后果。科学家发现，斑马小菜斑幼鸟暴露在交通噪音中会严重影响其发育。实验表明，噪音污染会显着延迟它们的孵化，而那些孵化出来的雏鸟则面临着许多健康问题。研究人员还发现，噪音污染的负面影响也延伸到了成年鸟类身上。繁殖机会减少和繁殖力下降表明交通噪音对野生动物产生长期影响。研究结果凸显了需要 ... >>

无线音箱三星音乐框 HW-LS60D 06.05.2024

在现代音频技术领域，制造商不仅追求无可挑剔的音质，而且追求功能与美观的结合。这一方向的最新创新举措之一是在 60 年三星世界活动上推出的新型三星音乐框架 HW-LS2024D 无线扬声器系统。三星 HW-LS60D 不仅仅是一个扬声器系统，它还是框架式声音的艺术。 6 扬声器系统与杜比全景声支持和时尚相框设计的结合使该产品成为任何室内装饰的完美补充。新款三星音乐框架采用先进技术，包括可在任何音量级别提供清晰对话的自适应音频，以及可实现丰富音频再现的自动房间优化。这款扬声器支持 Spotify、Tidal Hi-Fi 和蓝牙 5.2 连接，以及智能助手集成，可满足您的需求。 ... >>

控制和操纵光信号的新方法 05.05.2024

现代科学技术发展迅速，每天都有新的方法和技术出现，为我们在各个领域开辟了新的前景。其中一项创新是德国科学家开发了一种控制光信号的新方法，这可能会导致光子学领域取得重大进展。最近的研究使德国科学家能够在熔融石英波导内创建可调谐波片。这种方法基于液晶层的使用，可以有效地改变通过波导的光的偏振。这一技术突破为开发能够处理大量数据的紧凑高效光子器件开辟了新的前景。新方法提供的偏振电光控制可以为新型集成光子器件提供基础。这为以下人员提供了绝佳的机会： ... >>

来自档案馆的随机新闻 身体放大声音 20.04.2000 凯泽斯劳滕大学微电子中心的专家开发了一种新的高保真扬声器设计。 该设备称为“bodybass”，由一个特殊的电子电路和一个强大但紧凑的低音扬声器组成，可作为传统耳机的补充，让您可以显着扩展声音再现的频率范围，但会牺牲频谱的较低部分. 扬声器安装在胸前，听者的肺和支气管作为谐振器，气管和上呼吸道作为声音传递到听觉器官的通道。

其他有趣的新闻：

▪ 合成的替代 DNA 和 RNA

▪ 硅基氮化镓 LED

▪ 学校班级音响

▪ 口袋里的紧急按钮

▪ 微型精密 ADC MAX11259 和 MAX11261

科技、新电子资讯

免费技术图书馆的有趣材料：

▪ 站点剂量计部分。 文章精选

▪ 文章吊坠查尔斯。 一位科学家的传记

▪ 文章谁能把胃翻过来从嘴里排空呢？ 详细解答

▪ 文章项目管理专家。 职位描述

▪ 普通固体肥皂和液体肥皂。 简单的食谱和技巧

▪ 文章 等长绳索和不等长绳索。 焦点秘密

留下您对本文的评论：

本页所有语言

Arabic	Hebrew	Polish
Bengali	Hindi	Portuguese
Chinese	Italian	Spanish
English	Japanese	Turkish
French	Korean	Ukrainian
German	Malay	Vietnamese

主页 | 图书馆 | 用品 | 网站地图 | 网站评论

www.diagram.com.ua
2000-2024