|
Arabic
Bengali
Chinese
English
French
German
Hebrew
Hindi
Italian
Japanese
Korean
Malay
Polish
Portuguese
Spanish
Turkish
Ukrainian
Vietnamese|
无线电电子与电气工程百科全书 频率合成器的基本理论。 无线电电子电气工程百科全书
介绍 锁相环 (PLL) 系统是一种广泛使用的原始节点，由一些公司作为单独的 IC 生产。 PLL 包含一个相位检测器、一个放大器和一个压控振荡器 (VCO)，是模拟和数字技术的结合。 我们将简要介绍 PLL 在音调解码、AM 和 FM 解调、倍频、频率合成、噪声条件下的信号时钟（例如磁记录）和信号恢复方面的应用。 存在传统的反 PLL 偏差，部分原因是在分立元件上实现 PLL 的困难，部分原因是认为 PLL 不能足够可靠地工作。 然而，当前大量廉价且易于使用的 PLL 器件的出现使您能够快速消除其广泛使用的第一个障碍。 当设计得当并使用到极限时，PLL 与运算放大器或触发器一样可靠的电路元件。
经典的 PLL 电路如图 1 所示。 相位检测器比较两个输入信号的频率并生成一个输出信号，该输出信号衡量它们的相位失配（例如，如果它们的频率不同，则将生成周期性的差频输出）。 如果 fin 和 fgoon 的频率不相等，那么经过滤波和放大的相位误差信号将影响 VCO，使频率 fgoon 更接近 fin。 在正常模式下，VCO 快速“锁定”频率鳍，保持相对于输入信号的恒定相移。 由于经过滤波后，相位检测器的输出是直流电压，而 VCO 的控制信号是输入频率的量度，很明显 PLL 可用于 FM 检测和音调解码（在数字电话中）线传输）。 VCO 输出产生一个频率为 fin 的信号； 同时，它是信号鳍的“清洁”副本，其本身可能会受到干扰的影响。 由于 VCO 的输出周期信号可以具有任何形状（三角形、正弦等），因此可以形成与输入脉冲序列同步的正弦信号。 通常 PLL 电路使用连接在 VCO 的输出和相位检测器之间的模数计数器。 使用该计数器，获得的频率是传真输入参考频率的倍数。 这便于在积分转换器（两级或带电荷平衡）中生成多倍于市电频率的时钟脉冲，以抑制市电干扰。 在这些方案的基础上，还构建了频率合成器。 PLL 器件组件 鉴相器。 目前有两种主要类型的相位检测器，有时称为类型 1 和类型 2。类型 1 检测器基于模拟或数字方波信号运行，而类型 2 检测器基于数字开关（边沿）运行。 类型1的代表是IC565（线性）和4044（TTL），类型2-4046（CMOS）。 最简单的 1 型（数字）鉴相器是 XOR 门，其电路如图 2 所示。 同图显示了占空比为 50% 的输入矩形信号的检测器输出电压（低通滤波后）对相位差的依赖性。 类型 1（线性）相位检测器具有相似的相位特性，尽管它基于“四平方”乘法器，也称为“平衡混频器”。 这种类型的相位检测器是高度线性的并且用于同步检测。
2 类鉴相器仅对输入信号边沿和 VCO 输出信号的相对位置敏感，如图 3 所示。 根据 VCO 输出信号的边沿出现在参考信号的边沿之前还是之后，相位比较器的输出将分别产生超前或滞后脉冲。
如图所示，这些脉冲的持续时间等于相应信号的边沿之间的时间间隔。 在超前或滞后脉冲作用过程中，输出电路分别漏电流或提供电流，输出端得到的平均电压取决于相位差，如图4所示。 该电路的操作完全独立于输入信号的占空比（与上面讨论的类型 1 相位比较器电路相反）。 另一个优点是当输入信号同步时根本没有输出。 这意味着输出端没有“纹波”，这会导致 1 型鉴相器中出现周期性相位调制。
以下是两种主要类型的鉴相器的比较特性： 表1
这两种类型的相位检测器之间还有另一个区别。 类型 1 检测器的输出始终需要在控制回路中进行后续滤波（有关此内容的更多信息，请参见下文）。 因此，在类型 1 检测器 PLL 中，环路滤波器充当低通滤波器，对全幅度逻辑信号进行平滑处理。 在这种情况下，总是存在残余脉动，其结果是周期性的相位振荡。 在 PLL 用于倍频或合成的电路中，这会导致输出信号的“横向相位调制”。 相比之下，类型 2 检测器仅在参考信号和 VCO 信号之间存在相位不匹配时才产生输出脉冲。 如果没有失配，则检测器输出表现为开路，环路滤波器电容器充当存储设备，存储 VCO 保持所需频率时的电压。 如果参考信号的频率发生变化，鉴相器将产生一系列短脉冲，将电容器充电（或放电）到使 VCO 恢复同步所需的新电压。 电压控制发电机。 锁相环系统的一个重要组成部分是振荡器，其频率可以通过相位检测器的输出来控制。 一些PLL IC包括VCO，如565线元件和4046 CMOS元件。也有单独的VCO IC，如4024（除了上面提到的4044 TTL鉴相器），或各种74xx系列TTL元件（例如，74S124 和 74LS324-327)。 另一类有趣的 VCO 是具有正弦输出的振荡器（8038、2206 等）。 它们生成带有失真输入信号的纯正弦波。 表 2 总结了不同的 VCO。 表2
请注意，VCO 频率不受逻辑电路的限制。 例如，您可以使用带有变容二极管（可变电容二极管）的射频发生器（图 5）。
无需详述这一点，我们注意到甚至可以使用基于反射速调管的微波 (GHz) 发生器，它通过改变反射器两端的电压进行调谐。 自然地，带有这种类型振荡器的 PLL 设备必须包含一个射频鉴相器。 PLL 系统不要求 VCO 在频率与电压之间过于线性。 然而，由于非线性显着，传输系数将随频率变化，并且必须提供更大的稳定性余量。 锁相环设计 关闭控制回路. 在相位检测器的输出端，会产生一个误差信号，它与输入信号和参考信号之间存在相位差有关。 VCO 输入电压控制其频率。 似乎要创建一个闭合控制环路，用具有一定增益的反馈电路覆盖它就足够了，就像在带有运算放大器的电路中所做的那样。 然而，这里有一个显着的区别。 在传统电路中，由反馈控制的量与为生成误差信号而测量的量相同或至少成比例。 例如，在放大器中，测量输出电压并相应地调整输入电压。 集成发生在 PLL 系统中。 我们测量相位，我们作用于频率，相位是频率的积分。 这会导致控制回路发生 90° 相移。 由于环路反馈电路中引入的积分器提供了 90° 的额外相位延迟，因此在环路总增益等于 90 的频率处可能会发生自激。 最简单的解决方案是从电路中排除至少在整体电路增益接近于XNUMX的频率处产生相位滞后的所有其他元件。 毕竟，运算放大器在几乎整个频率范围内都表现出 XNUMX° 相位滞后，并且仍然表现良好。 这是解决问题的第一种方法，其结果就是所谓的“一阶循环”。 它与上面的 PLL 框图类似，但没有低通滤波器。 尽管在许多情况下都使用这种一阶系统，但它们不具备必要的“飞轮”特性，即平滑输入信号中的噪声或波动。 此外，由于鉴相器的输出直接控制VCO，因此在一阶环路中无法维持VCO输出信号与参考信号之间的恒定相位关系。 防止不稳定的二阶环路在反馈环路中包含一个额外的低通滤波器。 因此，出现平滑特性，捕获范围变窄并且捕获时间增加。 此外，如下所示，具有类型 2 相位检测器的二阶环路提供了与参考信号和 VCO 输出之间的零相位差的同步。 二阶环路几乎无处不在，因为在大多数应用中，PLL 系统必须提供输出信号相位的小幅波动，并具有一些记忆或“飞轮”特性。 二阶电路允许在低频下获得高增益，从而提高稳定性（类似于反馈放大器）。 现在让我们看一个使用 PLL 的例子。 倍频器。 开发示例. PLL 系统通常用于生成频率为输入频率倍数的信号。 在频率合成器中，输出频率是通过将整数 n 乘以稳定的低频参考信号的频率（例如 1 Hz）来获得的。 数字 n 以数字形式设置，可调数字发生器可由计算机控制。 在更普通的情况下，您会发现使用 PLL 设备来生成与该设备中已有的一些参考频率同步的时钟频率。 例如，假设一个两级 ADC 需要一个 61,440 kHz 的时钟信号。 在此频率下，每秒可进行 7,5 次测量； 第一阶段将持续 4096 个时钟周期（回想一下，在两级 ADC 中，该阶段的持续时间是恒定的），第二阶段的最大持续时间为 4096 个周期。 PLL电路的一个特点是可以将频率为61,440 kHz的时钟信号同步到60 Hz的市电频率（61,440=60x1024），从而可以完全抑制转换器输入端的市电干扰。 让我们首先考虑标准 PLL 电路（图 6），它包含一个附加计数器 - 一个 n 分频器，连接在 VCO 输出和相位检测器之间。
该图显示了电路的每个功能元件的传递系数，这将有助于我们计算稳定性。 我们特别注意到，相位检测器将相位转换为电压，而 VCO 又将电压转换为相位对时间的导数，即频率。 因此，可以认为，如果我们将相位视为输入变量，则 VCO 充当积分器。 固定误差输入电压会导致 VCO 输出的相位误差线性增加。 低通滤波器和 n 分频器的增益小于 XNUMX。 稳定性和相移 图 7 显示了允许我们评估二阶 PLL 稳定性的波特图。
VCO 用作时间常数为 1/f 和 90° 相位滞后的积分器（即时间常数与 1/jw 成正比，电容器由电流源充电）。 为了产生相位裕度（180°与电路总增益等于1的频率处的相移之间的差异），在低通滤波器中与电容器串联一个电阻，防止某些频率下的稳定性崩溃（引入传递函数的“零”）。 结合 VCO 和滤波器特性，可得出图中所示总环路增益的波特图。 只要斜率为 6 dB/倍频程（在单位增益区域），环路就会稳定。 这是通过使用超前滞后低通滤波器并正确选择其特性（以及在运算放大器的超前滞后相位补偿电路中）来实现的。 在下一节中，我们将展示这是如何完成的。 传递系数计算 图 8 显示了 61 Hz 频率合成器的 PLL 电路。 鉴相器和 VCO 是基于 440 型 CMOS IC 的 PLL 的一部分。
在这个电路中，虽然 IC 4046 有两种选择，但使用了在正面运行的相位检测器版本。 电路的输出由一对脉冲 CMOS 晶体管组成，提供 Ucc 或 0 V 电平的脉冲信号。实际上，它是前面考虑的三态输出，因为除了相位误差脉冲的时刻，它处于高电平状态。输出电阻。 由 0 V 和 Ucc 控制电压电平设置的最大和最小 VCO 频率取决于根据额定数据选择电阻器 R1 和 R2 以及电容器 C1。 从元件 4046 的技术数据中，可以确定电路的一个显着缺点：对电源电压稳定性的高灵敏度。 根据 PLL 的标准程序选择轮廓的其余元素。 一旦选择了 VCO 范围，剩下的就是设计低通滤波器，这是系统中非常关键的部分。 让我们从计算整个控制回路的增益开始。 表 3 显示了各个组件的计算公式（根据图 6）。 表 3. PLL 增益的计算 应仔细计算，不要将频率 f 和圆频率 w 或赫兹与千赫兹混淆。 到目前为止，我们还没有只确定系数 Kj。 它可以通过编写一个表示环路总增益的表达式来确定，但首先要记住 VCO 是一个积分器并写：
因此总收益为
现在我们选择增益等于 XNUMX 的频率。 这个想法是选择足够高的单个传输频率，以便环路可以正确跟踪输入频率的变化，但也要足够低以消除输入信号中的噪声和尖峰。 例如，设计用于解调输入 FM 信号或解码一系列高速音调的 PLL 系统必须快速（对于 FM 信号，环路带宽必须与输入信号匹配，即等于最大调制频率，并且对于音调解码，时间常数循环必须小于音调的持续时间）。 另一方面，由于该系统旨在跟踪稳定或缓慢变化的输入频率的某些值，因此它必须具有较低的单次传输速率。 这将减少输出端的相位“噪声”，并对输入端的噪声和毛刺不敏感。 即使是输入信号的短暂中断也几乎不会引起注意，因为滤波电容器将存储电压，这将导致 VCO 继续产生所需的输出频率。 考虑到已经说过的，我们选择单次传输的频率 f2 等于 2 Hz，或 12,6 rad/s。 这远低于参考频率，并且电源频率偏差不太可能超过该值（回想一下，电能是由具有巨大机械惯性的大型发电机产生的）。 低通滤波器特性的断点（其“零”）通常在频率小于 f 时选择2 3-5次，提供足够的相位裕度。 回想一下，相对于 -0 dB（“极点”）的频率，一个简单的 RC 电路的相移在 90 到 0,1 的频率范围内从 10 到 3° 变化，此时相移为 45°。 因此，让我们选择等于 0,5 Hz 或 3,1 rad/s 的零频率（图 9）。 断点 f1 决定时间常数 R4C2 ： R4C2=1/2pf1。 我们首先假设：C2=1 µF，R4=330 kOhm。 现在剩下的就是根据频率f下的传输系数等于3的条件来选择电阻RXNUMX的值2. 完成此操作后，我们发现 R3 \u4,3d 为 XNUMX MΩ。
演习. 检查选择滤波器组件后，f2=2,0 Hz 处的增益确实为 1,0。 有时获得的滤波器参数值不方便，您必须重新计算它们或稍微偏移单位增益频率。 这些值对于 CMOS PLL 是可以接受的（典型的 VCO 输入电阻为 1012 Ohm），对于双极晶体管（例如 4044 型）上的 PLL，您可能需要使用运算放大器匹配电阻。 为了简化本例中的滤波器设计，使用了 2 类边沿开关鉴相器。 由于高水平的网络干扰，此解决方案在实践中可能不是最佳的。 通过仔细选择模拟输入电路（例如，可以使用施密特触发器），可以获得良好的电路性能。 否则，建议使用 XOR 类型 1 鉴相器。 试错法 有些人设计电子电路的艺术是改变滤波器参数，直到电路工作。 如果读者是其中之一，那么他应该改变他对这个问题的态度。 很可能是因为这样的开发商，PLL系统名声不好，所以我们给出了详细的计算。 尽管如此，让我们尝试帮助开发人员使用试错法：R3C2 确定轮廓的平滑时间，以及比率 R4 / R3 - 阻尼，即跳频期间不存在过载。 我们建议从 R4=0,2R3 开始。 视频终端的时钟生成 与60Hz网络频率同步的高频发生器可以成功地用于在字母数字计算机终端设备中产生时钟信号。 视频显示信息的标准输出速度为 30 帧/1 秒。 由于网络干扰几乎总是存在，即使它很小，图像也开始出现缓慢的“滚动”。 如果电源频率和显示器的垂直通道之间没有精确同步，就会发生这种情况。 解决这个问题的一个好方法是使用 PLL 系统。 在这种情况下，应该使用高频VCO（频率约为15MHz，60Hz的倍数），并使用通过划分这个主高频时钟序列得到的信号顺序形成每个字符的点，行长和帧中的行数。 PLL 捕获和跟踪 显然，只要输入信号不超出反馈信号的允许范围，PLL 就会保持同步。 一个有趣的问题是系统初始进入同步状态。 初始频率失配在鉴相器的输出端产生一个周期性的差频信号。 滤波后纹波会减小，会出现一个恒定的误差信号。 捕获过程. 这个问题的答案并不是那么简单。 一阶控制系统将始终保持同步，因为在低频时误差信号没有衰减。 二阶环路既可以同步也可以不同步，这取决于鉴相器的类型和低通滤波器的带宽。 此外，XOR 类型 1 鉴相器的采集带宽有限，具体取决于滤波器时间常数。 如果需要构建必须仅在特定频率范围内执行同步的 PLL 系统，则可以使用这种情况。 锁定过程如下：当相位误差信号使VCO频率收敛到参考频率时，误差波形变化较慢，反之亦然。 由于该信号是不对称的，因此在 fgun 接近 fop 的部分周期中会发生较慢的变化。 结果，非零平均直流电压使 PLL 进入锁定模式。 VCO 输入电压在捕获过程中发生变化，如图 10 所示。 注意图表中的最后一个尖峰（过冲）； 原因很有趣。 即使 VCO 频率达到所需值（如 VCO 输入端的电压电平所示），这并不意味着系统一定进入锁定状态，因为它可能会证明没有共模。 这可能会导致曲线过冲。 很明显，每种情况下的捕获过程都会发生不同的情况。
捕获和跟踪条 如果使用 1 类 XOR 鉴相器，则采集带宽受低通滤波器时间常数的限制。 这是有一定意义的，因为如果初始频率差异很大，那么失配信号将被滤波器衰减得如此之大，以至于永远不会发生捕获。 显然，增加低通滤波器的时间常数会使捕获频带变窄，这相当于降低了环路增益。 事实证明，沿前沿运行的相位检测器没有这样的限制。 两种电路的跟踪带宽取决于 VCO 控制电压范围。 使用 PLL 系统的一些示例 我们已经提到在频率合成器和倍频器中使用 PLL。 至于后者，从所考虑的例子中可以看出，使用 PLL 的权宜之计是如此明显，以至于对 PLL 的使用应该毫无疑问。 简单的乘法器（即数字系统的高频时钟）甚至没有参考抖动问题，一阶系统可以很好地使用。 让我们从各种应用的角度来看一些有趣的 PLL 应用。 调频信号检测 在频率调制中，通过与信息信号的变化成比例地改变载波信号的频率来编码信息。 有两种方法可以恢复调制信息：使用相位检测器或 PLL。 这里的术语“检测”是指解调方法。 在最简单的情况下，PLL 与输入信号同步。 施加到 VCO 并控制其频率的电压与输入频率成正比，因此是所需的解调信号（图 11）。 在这样的系统中，滤波器带宽必须选择足够宽以适应调制信号。 换句话说，与重构信号的偏差范围相比，PLL 的响应时间必须短。 不应向 PLL 馈送通过通信通道传输的信号； 这里可以使用“中频”，它是在接收混频器变频时获得的。 这种 FM 检测方法需要具有高线性度的 VCO，以避免音频失真。
第二种FM检测方法仅使用鉴相器而不使用PLL。 其原理如图12所示。 原始输入信号和移相后的相同信号被馈送到相位检测器，在相位检测器的输出处出现一定的电压。
相移电路随频率线性改变相移（通常使用谐振 LC 电路完成）。 因此，解调器输出信号线性依赖于输出频率。 这种技术称为“双平衡正交调频检测”。 它在许多 IC 中用于实现中频放大器/检波器路径（例如 CA3089 类型）。 AM 信号检测 考虑确保输出信号与幅值高频信号瞬时值成比例的方法。 通常，为此使用矫直（图 13）。
图 14 说明了使用 PLL 的原始方法“（“零差检测方法”）。PLL 系统产生与调制载波频率相同频率的矩形脉冲。将输入信号与 PLL 的输出信号相乘后，得到一种全波整流，然后只剩下用低通滤波器去除剩余的载波频率，得到调制包络。如果使用异或鉴相器，则输出信号为90°出相对于参考信号的相位差，因此，在 PLL 和乘法器之间，必须包括相移为 90° 的相移电路。
时钟同步和信号恢复。 在数字信号传输系统中，信息通过通信信道以串行形式传输。 此信息本质上可能是数字信息，也可能是模拟信息的数字等价物，例如脉冲编码调制 (PCM)。从磁带或磁盘解码数字信息时会出现类似情况。在这两种情况下，干扰或变化脉冲发生频率（例如，由于磁带拉动），并且需要获得与输入信息频率相同频率的不失真时钟信号。在此应用中建议使用 PLL 系统，因为低通滤波器用于例如，仅有助于消除噪音和拾音，但无法跟踪磁带速度的缓慢变化。 文学:
作者：Paul Horowitz，哈佛大学，Winfield Hill。 出版物：N. Bolshakov，rf.atnn.ru
花园疏花机
02.05.2024 先进的红外显微镜
02.05.2024 昆虫空气捕捉器
01.05.2024
▪ 便士的喷墨打印
▪ 文章收发器 Alan 48 Plus 和 Alan 78 Plus 的改进。 无线电电子电气工程百科全书 文章评论： 凯伦 [上] 课 ![[！]](https://diagram.com.ua/comments/smilies/excl.gif){kind=small}
www.diagram.com.ua |
查看其他文章 部分 
科技、新电子最新动态：
本页所有语言